CSI 总线介绍与优势

CSI（CMOS sensor parallel interfaces）总线是一种用于连接图像传感器和处理器的并行通信接口，应用于工业自动化、能源电力、智慧医疗等领域，CSI总线接口示意图如下所示（以全志科技 T3 处理器的 CSI0 为例）。

 

开发难度低：CSI 总线采用并行数据和控制信号分离方式，时序简单，FPGA 端接口开发难度低。

低成本：CSI 总线采用并行传输方式，FPGA 端使用资源少，对 FPGA 器件资源要求低。

国产 ARM + FPGA 架构介绍与优势

近年来，随着中国新基建、中国制造 2025 规划的持续推进，单 ARM 处理器越来越难胜任工业现场的功能要求，特别是如今能源电力、工业控制、智慧医疗等行业，往往更需要 ARM + FPGA 架构的处理器平台来实现例如多路 / 高速 AD 采集、多路网口、多路串口、多路 / 高速并行 DI/DO、高速数据并行处理等特定功能，因此 ARM + FPGA 架构处理器平台愈发受市场欢迎。

 

创龙科技 SOM-TLT3F 是一款基于全志科技 T3 四核 ARM Cortex-A7 处理器 + 紫光同创 Logos PGL25G/PGL50G FPGA 设计的异构多核全国产工业核心板，ARM Cortex-A7 处理单元主频高达 1.2GHz。核心板 ARM、FPGA、ROM、RAM、电源、晶振、连接器等所有元器件均采用国产工业级方案，国产化率 100%。

全志 T3 为准车规级芯片，四核 ARM Cortex-A7 架构，主频高达 1.2GHz，支持双路网口、八路 UART、SATA 大容量存储接口，同时支持 4 路显示、GPU 以及 1080P H.264 视频硬件编解码。另外，创龙科技已在 T3 平台适配国产嵌入式系统翼辉 SylixOS，真正实现软硬件国产化。

紫光同创 Logos PGL25G/PGL50G FPGA 在工业领域应用广泛，逻辑资源分别为 27072/51360，与国外友商产品 pin to pin 兼容，主要用于多通道 / 高速 AD 采集或接口拓展。因其价格低、质量稳定、开发环境易用等优点，受到工业用户的广泛好评。

 

国产 ARM + FPGA 的 CSI 通信案例介绍

本章节主要介绍全志科技 T3 与紫光同创 Logos 基于 CSI 的 ARM + FPGA 通信方案，使用的硬件平台为：创龙科技 TLT3F-EVM 工业评估板。

为了简化描述，正文仅摘录方案功能描述与测试结果，详细开发文档请扫描文末二维码下载。

该案例实现 T3(ARM Cortex-A7) 与 FPGA 的 CSI 通信功能。案例使用的 CSI0 总线，最高支持分辨率为 1080P@30fps，数据位宽为 8bit，如下图所示。CSI0 理论传输带宽为：1920 x 1080 x 8bit x 30fps ≈ 59MB/s。

 

功能框图与程序流程图，如下图所示。

 

 

ARM 端案例 csi_test 案例说明

ARM 端案例 csi_test 主要功能如下：（1）基于 Linux 子系统 V4L2；（2）通过 CSI 总线，采集指定帧数数据；（3）计算总耗时；（4）打印平均采集速率，并校验最后一帧图像的数据。

FPGA 端案例 parallel_csi_tx 案例说明

FPGA 端案例 parallel_csi_tx 主要功能如下：

（1）将测试数据 (0x00~0xFF) 写入 FIFO；

（2）从 FIFO 读出数据，按行与帧的方式、1024x512 的分辨率，通过 CSI 总线发送至 ARM 端。

案例测试演示

FPGA 程序将 CSI_PCLK 设置为 65MHz，测试数据写入 FIFO 的时钟 FIFO_WR_CLK 设置为 59MHz。由于 FPGA 端需将数据写入 FIFO 再从 FIFO 读出后发送，每一行与每一帧之间的间隔时间会受 FIFO 写入的速率影响，因此 CSI 通信的实际理论传输带宽应为：(59MHz x 8bit / 8)MB/s = 59MB/s。从上图可知，本次实测传输速率约为 52.4MB/s，误码率为 0，接近理论通信速率。